ด้วยเหตุนี้ซอฟต์แวร์ที่ได้รับการปรับปรุงนี้จึงเพิ่มคุณสมบัติการจำลองสำหรับมาตรฐาน Universal Chiplet Interconnect Express (UCIe) 2.0 และเพิ่มการรองรับสำหรับมาตรฐาน Bunch of Wires (BoW) ของ Open Computer Project Chiplet PHY Designer เป็นโซลูชันการออกแบบชิปเล็ตระดับระบบขั้นสูงและการออกแบบแบบไดทูได (D2D) ซึ่งจะช่วยให้สามารถตรวจสอบได้ในระดับก่อนซิลิคอน ทำให้ขั้นตอนการออกแบบและการผลิตชิปง่ายขึ้น
Keysight Technologies รองรับโซลูชันการประมวลผลข้อมูลต่างๆ แล้ว
เนื่องจาก AI และชิปศูนย์ข้อมูลมีความซับซ้อนมากขึ้นเรื่อยๆ การรับรองการสื่อสารที่เชื่อถือได้ระหว่างชิปจึงมีความสำคัญต่อการรับรองประสิทธิภาพการทำงาน ตลาดกำลังรับมือกับความท้าทายนี้ด้วยมาตรฐานเปิดใหม่ๆ เช่น UCIe และ BoW เพื่อกำหนดการเชื่อมต่อระหว่างชิปเล็ตในบรรจุภัณฑ์แบบ 2.5D ที่ได้รับการปรับปรุง/3D หรือการซ้อนทับ/ปรับปรุง ด้วยการนำมาตรฐานเหล่านี้มาใช้และตรวจยืนยันการปฏิบัติตามข้อกำหนดของชิปเล็ต นักออกแบบจึงมีส่วนร่วมในการสร้างระบบนิเวศของการทำงานร่วมกันของชิปเล็ต ลดต้นทุนและความเสี่ยงในการพัฒนาเทคโนโลยีเซมิคอนดักเตอร์
นอกจากนี้ โซลูชั่นยังช่วยลดระยะเวลาในการนำสินค้าออกสู่ตลาด ทำให้การจำลองและการทดสอบการปฏิบัติตามข้อกำหนดเป็นแบบอัตโนมัติ เช่น ฟังก์ชันการถ่ายโอนแรงดันไฟฟ้า (VTF) และทำให้กระบวนการออกแบบชิปเล็ตง่ายขึ้น
“เมื่อปีที่แล้ว Keysight EDA ได้เปิดตัว Chiplet PHY Designer ซึ่งเป็นเครื่องมือตรวจสอบก่อนการผลิตซิลิคอนตัวแรกของตลาดที่มีความสามารถในการสร้างแบบจำลองและจำลองแบบเชิงลึก ช่วยให้นักออกแบบชิปเล็ตตรวจสอบได้อย่างรวดเร็วและแม่นยำว่าการออกแบบของตนเป็นไปตามข้อกำหนดก่อนการผลิตหรือไม่” ฮี-ซู ลี หัวหน้าฝ่ายพัฒนาลูกค้าสำหรับกลุ่มผลิตภัณฑ์ดิจิทัลความเร็วสูงของ Keysight EDA กล่าว “การเปิดตัวล่าสุดเป็นไปตามมาตรฐานใหม่ เช่น UCIe 2.0 และ BoW และมีคุณสมบัติใหม่ๆ เช่น การแมปสัญญาณนาฬิกา QDR และการวิเคราะห์ครอสทอล์คของระบบสำหรับบัสทิศทางเดียว วิศวกรใช้ Chiplet PHY Designer เพื่อประหยัดเวลาและลดข้อผิดพลาด ทำให้มั่นใจได้ว่าการออกแบบของตนเป็นไปตามข้อกำหนดด้านประสิทธิภาพก่อนการผลิต”
ที่มา: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-ke-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm
การแสดงความคิดเห็น (0)