チップ設計プロセスの最終ステップはシリコン テープアウトと呼ばれ、設計エラーがほとんど許されない厳格でコストのかかるプロセスです。テープアウト期間後に設計が失敗した場合、チップメーカーは新たな「再スピン」サイクルを開始する必要があり、これには最大12か月以上かかる場合があります。この再設計の遅延により、追加の高コストの研究開発リソースが必要になるだけでなく、チップメーカーが製品を予定どおりに市場に投入できなくなる可能性もあります。
Keysight Technologies は、幅広い測定およびテスト ソリューションを提供しています。
Keysight USPA プラットフォームは、チップ設計者やエンジニアがチップ製造に移行する前に設計を検証し、設計エラーのリスクと再設計コストを最小限に抑えるための完全な信号のデジタル ツインを提供します。 USPA プラットフォームは、超高速信号コンバータと高性能 FPGA プロトタイピング システムを統合し、設計者に独自のカスタム プロトタイピング システムに代わる選択肢を提供します。
さらに、このソリューションは、6G 無線アプリケーション開発、デジタル無線周波数メモリ、高度な物理学研究、レーダーや電波天文学などの高速データ取得アプリケーションなどのアプリケーションに適した入出力インターフェイスも提供します。
「キーサイトのUSPAプラットフォームは、チップ開発プロセスを加速し、リスクを軽減し、高コスト環境における最先端設計の課題に対処する斬新なソリューションを提供します」と、キーサイトのネットワークおよびデータセンターソリューショングループの副社長兼ゼネラルマネージャーであるヨアヒム・ピアリングス博士は述べています。 「この強力なプラットフォームは、チップ開発者に将来のシリコンのデジタルツインを提供し、設計とアルゴリズムを完全に検証して、再設計に伴うリスクとコストを最小限に抑えることを可能にします。」
[広告2]
ソースリンク
コメント (0)