وبناءً على ذلك، يضيف هذا البرنامج المحسن ميزات المحاكاة لمعيار Universal Chiplet Interconnect Express (UCIe) 2.0 ويضيف الدعم لمعيار Bunch of Wires (BoW) الخاص بمشروع Open Computer Project. باعتباره حلاً متقدمًا لتصميم الشرائح على مستوى النظام والتصميم من القالب إلى القالب (D2D)، يتيح Chiplet PHY Designer التحقق على مستوى ما قبل السيليكون، مما يبسط عملية تصميم الشريحة وتصنيعها.
تدعم Keysight Technologies الآن حلول معالجة البيانات المتنوعة
مع تزايد تعقيد الذكاء الاصطناعي وشرائح مراكز البيانات، أصبح ضمان الاتصال الموثوق بين الشرائح أمرًا بالغ الأهمية لضمان الأداء. يعالج السوق هذا التحدي من خلال المعايير المفتوحة الناشئة مثل UCIe وBoW لتحديد الترابطات بين الشرائح الصغيرة في التغليف المحسن/ثلاثي الأبعاد أو التغليف المعزز/المتراكب. ومن خلال اعتماد هذه المعايير والتحقق من امتثال الشرائح الإلكترونية، يساهم المصممون في بناء نظام بيئي للتوافق بين الشرائح الإلكترونية، مما يقلل التكاليف والمخاطر في تطوير تكنولوجيا أشباه الموصلات.
يساعد الحل أيضًا على تقصير وقت طرح المنتج في السوق، وأتمتة عمليات المحاكاة وإعداد اختبارات الامتثال، مثل دالة نقل الجهد (VTF)، وتبسيط عملية تصميم الشريحة الصغيرة.
"قبل عام، أطلقت Keysight EDA أداة Chiplet PHY Designer كأول أداة للتحقق من صحة ما قبل السيليكون في السوق مع قدرات النمذجة والمحاكاة المتعمقة؛ فهي تمكن مصممي الرقاقات الصغيرة من التحقق بسرعة ودقة من أن تصميماتهم تلبي المواصفات قبل التصنيع"، قال هي-سو لي، رئيس تطوير العملاء لقطاع الرقاقات الرقمية عالية السرعة في Keysight EDA. "يلبي الإصدار الأخير المعايير الناشئة مثل UCIe 2.0 وBoW، ويوفر ميزات جديدة مثل تعيين ساعة QDR وتحليل التداخل بين الأنظمة للحافلات أحادية الاتجاه. يستخدم المهندسون أداة Chiplet PHY Designer لتوفير الوقت وتقليل الأخطاء، مما يضمن أن تصميماتهم تلبي متطلبات الأداء قبل التصنيع".
[إعلان رقم 2]
المصدر: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-ke-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm
تعليق (0)