DNVN - Keysight Technologies acaba de lanzar ChipletPHY Designer 2025, la última solución de diseño de chiplets digitales de alta velocidad, adecuada para aplicaciones de IA y centros de datos.
Este software mejorado agrega funciones de emulación para el estándar Universal Chiplet Interconnect Express™ (UCIe™) 2.0 y agrega soporte para el estándar Bunch of Wires (BoW) del Open Computer Project. Como una solución avanzada de diseño de chiplets a nivel de sistema y de diseño de matriz a matriz (D2D), Chiplet PHY Designer permite la validación a nivel de pre-silicio, simplificando el proceso de diseño y fabricación de chips.
A medida que los chips de IA y de centros de datos se vuelven cada vez más complejos, la comunicación confiable entre chips es fundamental para garantizar el rendimiento.
El mercado está abordando este desafío con estándares abiertos emergentes como UCIe y BoW para definir interconexiones entre chiplets en paquetes mejorados/3D o superpuestos/2.5D mejorados. Al adoptar estos estándares y verificar el cumplimiento de los chiplets, los diseñadores contribuyen a construir un ecosistema de interoperabilidad de chiplets, reduciendo costos y riesgos en el desarrollo de tecnología de semiconductores.
Beneficios clave de Chiplet PHY Designer 2025: Garantizar la interoperabilidad: verificar que los diseños cumplan con los estándares UCIe 2.0 y BoW, lo que permite una integración perfecta en ecosistemas de empaquetado avanzados.
Reducir el tiempo de comercialización: Automatice la simulación y la configuración de las pruebas de cumplimiento, simplificando el proceso de diseño de chiplets.
Mejore la precisión del diseño: proporcione información sobre la integridad de la señal, la tasa de error de bits (BER) y el análisis de diafonía, minimizando el riesgo de rediseño y fabricación de chips.
Diseño de reloj optimizado: admite análisis avanzado de esquemas de reloj, como QDR de un cuarto de velocidad de datos, para una sincronización precisa en conexiones de alta velocidad.
“Hace un año, Keysight EDA lanzó Chiplet PHY Designer como la primera herramienta de validación previa al silicio del mercado con capacidades de modelado y simulación en profundidad”, afirmó Hee-Soo Lee, director de desarrollo de clientes para el segmento digital de alta velocidad de Keysight EDA. Esta herramienta permite a los diseñadores de chiplets verificar rápidamente que sus diseños cumplen con las especificaciones antes de la fabricación. La última versión cumple con estándares en evolución como UCIe 2.0 y BoW, y proporciona nuevas características como mapeo de reloj QDR y análisis de diafonía del sistema para buses unidireccionales. Los ingenieros utilizan Chiplet PHY Designer para ahorrar tiempo y reducir errores, garantizando que sus diseños cumplan con los requisitos de rendimiento antes de la fabricación. Los primeros en adoptar esta solución, como Alphawave Semi, certifican que Chiplet PHY Designer garantiza un funcionamiento perfecto y la interoperabilidad de las soluciones 2.5D/3D disponibles para sus clientes de chiplet.
Thanh Van
Fuente: https://doanhnghiepvn.vn/cong-nghe/cong-nghe-ho-tro-thiet-ke-chip-ky-thuat-so-toc-do-cao/20250205033256204
Kommentar (0)