DNVN - Keysight Technologies vient de lancer ChipletPHY Designer 2025, la dernière solution de conception de chiplets numériques à grande vitesse, adaptée aux applications d'IA et de centres de données.
Ce logiciel amélioré ajoute des fonctionnalités d'émulation pour la norme Universal Chiplet Interconnect Express™ (UCIe™) 2.0 et ajoute la prise en charge de la norme Bunch of Wires (BoW) du projet Open Computer. En tant que solution avancée de conception de puces au niveau système et de conception matrice à matrice (D2D), Chiplet PHY Designer permet une validation au niveau pré-silicium, simplifiant ainsi le processus de conception et de fabrication des puces.
Alors que l’IA et les puces des centres de données deviennent de plus en plus complexes, une communication fiable entre les puces est essentielle pour garantir les performances.
Le marché relève ce défi avec l'émergence de normes ouvertes telles que UCIe et BoW pour définir les interconnexions entre les chiplets dans des packagings 3D améliorés ou 2,5D superposés améliorés. En adoptant ces normes et en vérifiant la conformité des chiplets, les concepteurs contribuent à la construction d’un écosystème d’interopérabilité des chiplets, réduisant ainsi les coûts et les risques dans le développement de la technologie des semi-conducteurs.
Principaux avantages de Chiplet PHY Designer 2025 : Garantir l'interopérabilité : vérifier que les conceptions répondent aux normes UCIe 2.0 et BoW, permettant une intégration transparente dans les écosystèmes d'emballage avancés.
Réduisez le délai de mise sur le marché : automatisez la simulation et la configuration des tests de conformité, simplifiant ainsi le processus de conception des chiplets.
Améliorez la précision de la conception : fournissez des informations sur l'intégrité du signal, le taux d'erreur binaire (BER) et l'analyse de la diaphonie, minimisant ainsi le risque de refonte et de fabrication de puces.
Conception d'horloge optimisée : prend en charge l'analyse avancée du schéma d'horloge, comme le QDR à débit de données quart, pour une synchronisation précise sur les connexions à haut débit.
« Il y a un an, Keysight EDA a lancé Chiplet PHY Designer, le premier outil de validation pré-silicium du marché doté de capacités de modélisation et de simulation approfondies », a déclaré Hee-Soo Lee, responsable du développement client pour le segment numérique à grande vitesse chez Keysight EDA. Cet outil permet aux concepteurs de chiplets de vérifier rapidement que leurs conceptions répondent aux spécifications avant la fabrication. La dernière version répond aux normes en constante évolution telles que UCIe 2.0 et BoW, et fournit de nouvelles fonctionnalités telles que le mappage d'horloge QDR et l'analyse de la diaphonie du système pour les bus unidirectionnels. Les ingénieurs utilisent Chiplet PHY Designer pour gagner du temps et réduire les erreurs, garantissant ainsi que leurs conceptions répondent aux exigences de performances avant la fabrication. Les premiers utilisateurs de cette solution, tels qu'Alphawave Semi, certifient que Chiplet PHY Designer garantit un fonctionnement et une interopérabilité transparents pour les solutions 2,5D/3D disponibles pour leurs clients chiplet.
Thanh Van
Source : https://doanhnghiepvn.vn/cong-nghe/cong-nghe-ho-tro-thiet-ke-chip-ky-thuat-so-toc-do-cao/20250205033256204
Comment (0)