Keysight avanza en la verificación de chips de extremo a extremo

El paso final del proceso de diseño de chips, llamado tapeout de silicio, es un proceso riguroso y costoso que deja poco margen para errores de diseño. Si un diseño falla después del período de prueba, los fabricantes de chips tendrán que comenzar un nuevo ciclo de “reproducción”, que puede llevar hasta 12 meses o más. Este retraso en el rediseño no sólo requiere recursos de investigación y desarrollo adicionales y de alto costo, sino que también puede impedir que los fabricantes de chips lleven sus productos al mercado a tiempo.

Keysight Technologies ofrece una amplia gama de soluciones de medición y prueba.

La plataforma USPA de Keysight proporciona un gemelo digital de señales completas para que los diseñadores e ingenieros de chips verifiquen los diseños antes de pasar a la fabricación del chip para minimizar el riesgo de errores de diseño y los costos de rediseño. La plataforma USPA integra convertidores de señales ultrarrápidos con un sistema de creación de prototipos FPGA de alto rendimiento, proporcionando a los diseñadores una alternativa a los sistemas de creación de prototipos personalizados y propietarios.

Además, la solución también proporciona interfaces de entrada/salida adecuadas para aplicaciones que incluyen el desarrollo de aplicaciones de radio 6G, memoria de radiofrecuencia digital, investigación física avanzada y aplicaciones de adquisición de datos de alta velocidad, como radar y radioastronomía.

“La plataforma USPA de Keysight acelera y reduce los riesgos del proceso de desarrollo de chips, lo que proporciona una nueva solución que aborda los desafíos de los diseños de vanguardia en entornos de alto costo”, afirmó el Dr. Joachim Peerlings, vicepresidente y gerente general del grupo de soluciones para redes y centros de datos de Keysight. “Esta poderosa plataforma ofrece a los desarrolladores de chips un gemelo digital de su futuro silicio, lo que les permite validar por completo los diseños y algoritmos, lo que minimiza los riesgos y los costos asociados con los rediseños”.

Enlace de origen: https://thanhnien.vn/keysight-day-manh-cong-nghe-xac-minh-chip-hoan-chinh-185230603000909715.htm