Der letzte Schritt des Chipdesignprozesses – das sogenannte Silicon Tapeout – ist ein anspruchsvoller und teurer Prozess, der kaum Raum für Designfehler lässt. Wenn ein Design nach der Tapeout-Periode fehlschlägt, müssen die Chiphersteller einen neuen „Re-Spin“-Zyklus starten, der bis zu 12 Monate oder länger dauern kann. Diese Verzögerung bei der Neugestaltung erfordert nicht nur zusätzliche, teure Forschungs- und Entwicklungsressourcen, sondern kann auch dazu führen, dass Chiphersteller ihre Produkte nicht rechtzeitig auf den Markt bringen können.
Keysight Technologies bietet eine breite Palette an Mess- und Testlösungen.
Die Keysight USPA-Plattform bietet Chipdesignern und -ingenieuren einen digitalen Zwilling vollständiger Signale, um Designs zu überprüfen, bevor sie mit der Chipherstellung beginnen, und so das Risiko von Designfehlern und Neudesignkosten zu minimieren. Die USPA-Plattform integriert ultraschnelle Signalkonverter mit einem leistungsstarken FPGA-Prototyping-System und bietet Designern eine Alternative zu proprietären, benutzerdefinierten Prototyping-Systemen.
Darüber hinaus bietet die Lösung auch geeignete Eingabe-/Ausgabeschnittstellen für Anwendungen wie die Entwicklung von 6G-Funkanwendungen, digitalen Hochfrequenzspeichern, fortgeschrittener Physikforschung und Anwendungen zur Hochgeschwindigkeitsdatenerfassung wie Radar und Radioastronomie.
„Die USPA-Plattform von Keysight beschleunigt und reduziert Risiken im Chipentwicklungsprozess und bietet eine neuartige Lösung, die die Herausforderungen hochmoderner Designs in kostenintensiven Umgebungen bewältigt“, sagte Dr. Joachim Peerlings, Vice President und General Manager der Network and Data Center Solutions Group von Keysight. „Diese leistungsstarke Plattform bietet Chipentwicklern einen digitalen Zwilling ihres zukünftigen Siliziums und ermöglicht ihnen so die vollständige Validierung von Designs und Algorithmen, wodurch die mit Neudesigns verbundenen Risiken und Kosten minimiert werden.“
[Anzeige_2]
Quellenlink
Kommentar (0)