Der letzte Schritt des Chipdesignprozesses – das sogenannte Silicon Tapeout – ist ein anspruchsvoller und teurer Prozess, der kaum Raum für Designfehler lässt. Wenn ein Design nach der Tapeout-Periode fehlschlägt, müssen die Chiphersteller einen neuen „Re-Spin“-Zyklus starten, der bis zu 12 Monate oder länger dauern kann. Diese Verzögerung bei der Neugestaltung erfordert nicht nur zusätzliche, teure Forschungs- und Entwicklungsressourcen, sondern kann auch dazu führen, dass die Chiphersteller ihre Produkte nicht rechtzeitig auf den Markt bringen können.
Keysight Technologies bietet eine breite Palette an Mess- und Testlösungen.
Die Keysight USPA-Plattform bietet Chipdesignern und -ingenieuren einen digitalen Zwilling vollständiger Signale, um Designs vor der Chipherstellung zu überprüfen und so das Risiko von Designfehlern und Neudesignkosten zu minimieren. Die USPA-Plattform integriert ultraschnelle Signalkonverter mit einem leistungsstarken FPGA-Prototypingsystem und bietet Designern eine Alternative zu proprietären, benutzerdefinierten Prototypingsystemen.
Darüber hinaus bietet die Lösung auch geeignete Eingabe-/Ausgabeschnittstellen für Anwendungen wie die Entwicklung von 6G-Radioanwendungen, digitalen Hochfrequenzspeichern, fortgeschrittener physikalischer Forschung und Anwendungen zur Hochgeschwindigkeitsdatenerfassung wie Radar und Radioastronomie.
„Die USPA-Plattform von Keysight beschleunigt und reduziert Risiken im Chip-Entwicklungsprozess und bietet eine neue Lösung, die die Herausforderungen hochmoderner Designs in kostenintensiven Umgebungen angeht“, sagte Dr. Joachim Peerlings, Vice President und General Manager der Network and Data Center Solutions Group von Keysight. „Diese leistungsstarke Plattform bietet Chipentwicklern einen digitalen Zwilling ihres zukünftigen Siliziums, sodass sie Designs und Algorithmen vollständig validieren und die mit Neudesigns verbundenen Risiken und Kosten minimieren können.“
[Anzeige_2]
Quellenlink
Kommentar (0)