En consecuencia, este software mejorado agrega funciones de emulación para el estándar Universal Chiplet Interconnect Express (UCIe) 2.0 y agrega soporte para el estándar Bunch of Wires (BoW) del Open Computer Project. Como una solución avanzada de diseño de chiplets a nivel de sistema y de diseño de matriz a matriz (D2D), Chiplet PHY Designer permite la validación a nivel de pre-silicio, simplificando el proceso de diseño y fabricación de chips.
Keysight Technologies ahora admite varias soluciones de procesamiento de datos
A medida que los chips de IA y de centros de datos se vuelven cada vez más complejos, garantizar una comunicación confiable entre chips es fundamental para garantizar el rendimiento. El mercado está abordando este desafío con estándares abiertos emergentes como UCIe y BoW para definir interconexiones entre chiplets en paquetes 2.5D mejorados/3D o superpuestos/mejorados. Al adoptar estos estándares y verificar la conformidad de los chiplets, los diseñadores contribuyen a construir un ecosistema de interoperabilidad de chiplets, reduciendo costos y riesgos en el desarrollo de tecnología de semiconductores.
La solución también ayuda a acortar el tiempo de comercialización, automatiza la simulación y la configuración de pruebas de cumplimiento, como la función de transferencia de voltaje (VTF), y simplifica el proceso de diseño de chiplets.
“Hace un año, Keysight EDA lanzó Chiplet PHY Designer como la primera herramienta de validación previa al silicio del mercado con capacidades de modelado y simulación en profundidad; permite a los diseñadores de chiplets verificar de forma rápida y precisa que sus diseños cumplen con las especificaciones antes de la fabricación”, afirmó Hee-Soo Lee, director de desarrollo de clientes para el segmento digital de alta velocidad de Keysight EDA. “La última versión cumple con los estándares emergentes, como UCIe 2.0 y BoW, y ofrece nuevas funciones, como mapeo de reloj QDR y análisis de diafonía del sistema para buses unidireccionales. Los ingenieros utilizan Chiplet PHY Designer para ahorrar tiempo y reducir errores, lo que garantiza que sus diseños cumplan con los requisitos de rendimiento antes de la fabricación”.
Fuente: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-ke-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm
Kommentar (0)