Keysight bringt neue digitale Hochgeschwindigkeits-Chiplet-Designlösung auf den Markt

Dementsprechend fügt diese erweiterte Software Emulationsfunktionen für den Universal Chiplet Interconnect Express (UCIe) 2.0-Standard hinzu und bietet Unterstützung für den Bunch of Wires (BoW)-Standard des Open Computer Project. Als fortschrittliche Chiplet-Design- und Die-to-Die-Designlösung (D2D) auf Systemebene ermöglicht Chiplet PHY Designer eine Validierung auf Vorsiliziumebene und vereinfacht so den Chipdesign- und Herstellungsprozess.

Keysight Technologies unterstützt jetzt verschiedene Datenverarbeitungslösungen

Da KI- und Rechenzentrumschips immer komplexer werden, ist die Gewährleistung einer zuverlässigen Kommunikation zwischen den Chips von entscheidender Bedeutung für die Sicherstellung der Leistung. Der Markt begegnet dieser Herausforderung mit neuen offenen Standards wie UCIe und BoW, um Verbindungen zwischen Chiplets in verbesserter/3D- oder Overlay/verbesserter 2,5D-Verpackung zu definieren. Durch die Übernahme dieser Standards und die Überprüfung der Chiplet-Konformität tragen Designer zum Aufbau eines Ökosystems der Chiplet-Interoperabilität bei und reduzieren so Kosten und Risiken bei der Entwicklung von Halbleitertechnologien.

Die Lösung trägt außerdem dazu bei, die Markteinführungszeit zu verkürzen, automatisiert die Einrichtung von Simulationen und Konformitätstests, wie etwa der Spannungsübertragungsfunktion (VTF), und vereinfacht den Chiplet-Designprozess.

„Vor einem Jahr brachte Keysight EDA Chiplet PHY Designer als erstes Pre-Silicon-Validierungstool auf den Markt, das über umfassende Modellierungs- und Simulationsfunktionen verfügt. Damit können Chiplet-Designer schnell und präzise überprüfen, ob ihre Designs den Spezifikationen entsprechen, bevor sie mit der Fertigung beginnen“, sagte Hee-Soo Lee, Leiter der Kundenentwicklung für das High-Speed-Digitalsegment bei Keysight EDA. „Die neueste Version erfüllt aufkommende Standards wie UCIe 2.0 und BoW und bietet neue Funktionen wie QDR-Taktmapping und System-Crosstalk-Analyse für unidirektionale Busse. Ingenieure verwenden Chiplet PHY Designer, um Zeit zu sparen und Fehler zu reduzieren, und stellen sicher, dass ihre Designs die Leistungsanforderungen erfüllen, bevor sie mit der Fertigung beginnen.“

Quelle: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-ke-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm