따라서 이 향상된 소프트웨어는 Universal Chiplet Interconnect Express(UCIe) 2.0 표준에 대한 에뮬레이션 기능을 추가하고 Open Computer Project의 Bunch of Wires(BoW) 표준에 대한 지원을 추가합니다. 고급 시스템 수준 칩렛 설계 및 D2D(die-to-die) 설계 솔루션인 Chiplet PHY Designer는 실리콘 수준 이전 검증을 가능하게 하여 칩 설계 및 제조 프로세스를 단순화합니다.
Keysight Technologies는 이제 다양한 데이터 처리 솔루션을 지원합니다.
AI와 데이터 센터 칩이 점점 더 복잡해짐에 따라 성능을 보장하려면 칩 간의 안정적인 통신을 보장하는 것이 중요합니다. 시장에서는 2.5D 강화/3D 또는 오버레이/강화 패키징에서 칩렛 간 상호 연결을 정의하기 위해 UCIe 및 BoW와 같은 새로운 개방형 표준을 도입하여 이러한 과제를 해결하고 있습니다. 이러한 표준을 채택하고 칩렛 규정 준수를 검증함으로써 설계자는 칩렛 상호 운용성 생태계를 구축하고 반도체 기술 개발의 비용과 위험을 줄이는 데 기여합니다.
또한, 이 솔루션은 제품 출시 시간을 단축하고, 전압 전달 함수(VTF) 등의 시뮬레이션 및 컴플라이언스 테스트 설정을 자동화하고, 칩렛 설계 프로세스를 간소화하는 데 도움이 됩니다.
"1년 전, Keysight EDA는 심층적인 모델링 및 시뮬레이션 기능을 갖춘 시장 최초의 실리콘 전 검증 도구인 Chiplet PHY Designer를 출시했습니다. 이를 통해 칩렛 설계자는 제조 전에 설계가 사양을 충족하는지 빠르고 정확하게 검증할 수 있습니다."라고 Keysight EDA의 고속 디지털 부문 고객 개발 책임자인 Hee-Soo Lee가 말했습니다. "최신 릴리스는 UCIe 2.0 및 BoW와 같은 새로운 표준을 충족하고 단방향 버스에 대한 QDR 클록 매핑 및 시스템 크로스토크 분석과 같은 새로운 기능을 제공합니다. 엔지니어는 Chiplet PHY Designer를 사용하여 시간을 절약하고 오류를 줄이며, 제조 전에 설계가 성능 요구 사항을 충족하는지 확인합니다."
[광고2]
출처: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-ke-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm
Comment (0)