ដូច្នោះហើយ កម្មវិធីដែលបានធ្វើឱ្យប្រសើរឡើងនេះបន្ថែមលក្ខណៈពិសេសត្រាប់តាមសម្រាប់ស្តង់ដារ Universal Chiplet Interconnect Express (UCIe) 2.0 និងបន្ថែមការគាំទ្រសម្រាប់ស្តង់ដារ Bunch of Wires (BoW) របស់គម្រោងកុំព្យូទ័របើកចំហ។ ក្នុងនាមជាការរចនាបន្ទះឈីបកម្រិតប្រព័ន្ធកម្រិតខ្ពស់ និងដំណោះស្រាយរចនាស្លាប់ទៅស្លាប់ (D2D) Chiplet PHY Designer អនុញ្ញាតឱ្យមានសុពលភាពកម្រិតមុនស៊ីលីកុន ធ្វើឱ្យការរចនាបន្ទះឈីប និងដំណើរការផលិតកាន់តែងាយស្រួល។
បច្ចេកវិទ្យា Keysight ឥឡូវនេះគាំទ្រដំណោះស្រាយដំណើរការទិន្នន័យផ្សេងៗ
ដោយសារ AI និងបន្ទះឈីបមជ្ឈមណ្ឌលទិន្នន័យកាន់តែស្មុគ្រស្មាញ ការធានាទំនាក់ទំនងដែលអាចទុកចិត្តបានរវាងបន្ទះឈីបគឺមានសារៈសំខាន់ក្នុងការធានានូវដំណើរការ។ ទីផ្សារកំពុងដោះស្រាយបញ្ហាប្រឈមនេះជាមួយនឹងស្តង់ដារបើកចំហដែលកំពុងរីកចម្រើនដូចជា UCIe និង BoW ដើម្បីកំណត់ការភ្ជាប់គ្នារវាងបន្ទះសៀគ្វីក្នុង 2.5D ធ្វើឱ្យប្រសើរឡើង / 3D ឬការវេចខ្ចប់បន្ថែម / ពង្រឹង។ តាមរយៈការអនុម័តស្តង់ដារទាំងនេះ និងផ្ទៀងផ្ទាត់ការអនុលោមតាម chiplet អ្នករចនារួមចំណែកក្នុងការកសាងប្រព័ន្ធអេកូនៃអន្តរប្រតិបត្តិការ chiplet កាត់បន្ថយការចំណាយ និងហានិភ័យក្នុងការអភិវឌ្ឍន៍បច្ចេកវិទ្យា semiconductor ។
ដំណោះស្រាយនេះក៏ជួយកាត់បន្ថយពេលវេលាក្នុងការធ្វើទីផ្សារ ធ្វើឱ្យការក្លែងធ្វើស្វ័យប្រវត្តិកម្ម និងការដំឡើងការធ្វើតេស្តអនុលោមភាព ដូចជាមុខងារផ្ទេរវ៉ុល (VTF) និងសម្រួលដំណើរការរចនាបន្ទះឈីប។
"កាលពីមួយឆ្នាំមុន Keysight EDA បានបើកដំណើរការ Chiplet PHY Designer ជាឧបករណ៍ផ្ទៀងផ្ទាត់មុនស៊ីលីកុនដំបូងគេរបស់ទីផ្សារដែលមានសមត្ថភាពធ្វើគំរូស៊ីជម្រៅ និងសមត្ថភាពក្លែងធ្វើ វាអនុញ្ញាតឱ្យអ្នករចនាបន្ទះឈីបអាចផ្ទៀងផ្ទាត់បានយ៉ាងរហ័ស និងត្រឹមត្រូវថាការរចនារបស់ពួកគេត្រូវនឹងលក្ខណៈជាក់លាក់មុនពេលផលិត" Hee-Soo Lee ប្រធានផ្នែកអភិវឌ្ឍន៍អតិថិជនសម្រាប់ផ្នែកឌីជីថលដែលកំពុងរីកចម្រើនចុងក្រោយបំផុតដូចជា UDA និង Keys W និងផ្តល់នូវមុខងារថ្មីៗដូចជា QDR clock mapping និង system crosstalk analysis for unidirectional bus វិស្វករប្រើ Chiplet PHY Designer ដើម្បីសន្សំសំចៃពេលវេលា និងកាត់បន្ថយកំហុស ដោយធានាថាការរចនារបស់ពួកគេបំពេញតាមតម្រូវការមុនពេលផលិត។
ប្រភព៖ https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-ke-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm
Kommentar (0)