Keysight ເປີດຕົວໂຊລູຊັ່ນການອອກແບບ Chiplet Digital ຄວາມໄວສູງ ໃໝ່

ຕາມນັ້ນແລ້ວ, ຊອບແວທີ່ປັບປຸງນີ້ເພີ່ມຄຸນສົມບັດການຈໍາລອງສໍາລັບມາດຕະຖານ Universal Chiplet Interconnect Express (UCIe) 2.0 ແລະເພີ່ມການສະຫນັບສະຫນູນສໍາລັບມາດຕະຖານ Bunch of Wires (BoW) ຂອງໂຄງການຄອມພິວເຕີເປີດ. ໃນຖານະທີ່ເປັນການອອກແບບ chiplet ລະດັບລະບົບຂັ້ນສູງແລະການແກ້ໄຂການອອກແບບຕາຍເພື່ອຕາຍ (D2D), Chiplet PHY Designer ຊ່ວຍໃຫ້ການກວດສອບລະດັບຊິລິໂຄນກ່ອນ, ເຮັດໃຫ້ການອອກແບບຊິບແລະຂະບວນການຜະລິດງ່າຍຂຶ້ນ.

ເທັກໂນໂລຍີ Keysight ໃນປັດຈຸບັນສະຫນັບສະຫນູນການແກ້ໄຂການປຸງແຕ່ງຂໍ້ມູນຕ່າງໆ

ເນື່ອງຈາກ AI ແລະຊິບສູນຂໍ້ມູນກາຍເປັນຄວາມສັບສົນຫຼາຍຂຶ້ນ, ການຮັບປະກັນການສື່ສານທີ່ເຊື່ອຖືໄດ້ລະຫວ່າງຊິບແມ່ນສໍາຄັນຕໍ່ການຮັບປະກັນການປະຕິບັດ. ຕະຫຼາດກໍາລັງແກ້ໄຂສິ່ງທ້າທາຍນີ້ກັບມາດຕະຖານເປີດທີ່ພົ້ນເດັ່ນຂື້ນເຊັ່ນ UCIe ແລະ BoW ເພື່ອກໍານົດການເຊື່ອມຕໍ່ລະຫວ່າງ chiplets ໃນການປັບປຸງ / 3D ຫຼືການຫຸ້ມຫໍ່ 2.5D ປັບປຸງ. ໂດຍການຮັບຮອງເອົາມາດຕະຖານເຫຼົ່ານີ້ແລະການກວດສອບການປະຕິບັດຕາມ chiplet, ຜູ້ອອກແບບປະກອບສ່ວນໃນການສ້າງລະບົບນິເວດຂອງ chiplet interoperability, ການຫຼຸດຜ່ອນຄ່າໃຊ້ຈ່າຍແລະຄວາມສ່ຽງໃນການພັດທະນາເຕັກໂນໂລຊີ semiconductor.

ການແກ້ໄຂຍັງຊ່ວຍຫຼຸດເວລາໃນການຕະຫຼາດ, ອັດຕະໂນມັດການຈໍາລອງແລະການຕິດຕັ້ງການທົດສອບການປະຕິບັດຕາມ, ເຊັ່ນ: ຟັງຊັນການຖ່າຍທອດແຮງດັນ (VTF), ແລະເຮັດໃຫ້ຂະບວນການອອກແບບ chiplet ງ່າຍດາຍ.

"ຫນຶ່ງປີກ່ອນຫນ້ານີ້, Keysight EDA ໄດ້ເປີດຕົວ Chiplet PHY Designer ເປັນເຄື່ອງມືກວດສອບທາງສ່ວນຫນ້າຂອງຊິລິໂຄນທໍາອິດຂອງຕະຫຼາດທີ່ມີການສ້າງແບບຈໍາລອງແລະຄວາມສາມາດໃນການຈໍາລອງໃນຄວາມເລິກ; W, ແລະສະຫນອງຄຸນສົມບັດໃຫມ່ເຊັ່ນ: ແຜນທີ່ໂມງ QDR ແລະການວິເຄາະລະບົບ crosstalk ສໍາລັບລົດເມ unidirectional ວິສະວະກອນໃຊ້ Chiplet PHY Designer ເພື່ອປະຫຍັດເວລາແລະຫຼຸດຜ່ອນຄວາມຜິດພາດ, ຮັບປະກັນການອອກແບບຂອງພວກເຂົາຕອບສະຫນອງຄວາມຕ້ອງການດ້ານການປະຕິບັດກ່ອນການຜະລິດ.

ທີ່ມາ: https://thanhnien.vn/keysight-ra-mat-giai-phap-thiet-ke-chiplet-ky-thuat-so-toc-do-cao-moi-185250205141620491.htm