Intel có nguy cơ thất bại với quy trình 18A

Theo TechSpot, một báo cáo về năng suất hiện tại của quy trình 18A đang ở mức dưới 10%, tức là gần 9 trong số 10 chip sản xuất ra bị lỗi. Đây là một rào cản lớn đối với Intel, đặc biệt trong bối cảnh công ty đã hủy bỏ quy trình 20A (2nm) và chuyển toàn bộ nguồn lực sang quy trình 18A (1,8nm). Nếu tình trạng này không được cải thiện, quy trình 18A có thể không đủ khả năng thương mại hóa.

Thách thức trong việc đạt được mật độ bóng bán dẫn cao ở các công nghệ tiên tiến là vấn đề chung của ngành công nghiệp bán dẫn. Ngay cả Samsung, với công nghệ Gate-All-Around (GAA) dưới 3nm, cũng đang gặp khó khăn khi năng suất chỉ đạt dưới 50%, có lúc thấp đến 10 – 20%.

Bên cạnh năng suất, Intel còn phải đối mặt với sự tụt hậu về mật độ SRAM so với đối thủ TSMC. Theo chương trình ISSCC 2025 Advance, TSMC đã đạt được mật độ bit SRAM cao 38 Mb/mm² trên quy trình N2 (2nm), với kích thước tế bào SRAM chỉ 0,0175 μm². Trong khi đó, quy trình 18A của Intel chỉ đạt mật độ 31,8 Mb/mm² với kích thước tế bào 0,021 μm² – tương đương các quy trình N3E và N5 trước đó của TSMC.

Việc tăng mật độ SRAM là yếu tố sống còn khi thiết kế chip ngày càng đòi hỏi dung lượng bộ nhớ lớn hơn. Công nghệ GAA, với khả năng kiểm soát kênh dẫn điện từ mọi phía, là chìa khóa để đạt được mật độ cao hơn so với công nghệ finFET truyền thống. Tuy cả Intel và TSMC đều áp dụng GAA, TSMC đã tận dụng công nghệ này hiệu quả hơn với quy trình N2 của mình.

Dù vậy, Intel vẫn còn thời gian để tinh chỉnh quy trình 18A trước khi bắt đầu sản xuất hàng loạt vào năm 2025. Quy trình này dự kiến sẽ được sử dụng trong các sản phẩm quan trọng như chip máy chủ Clearwater Forest, CPU di động Panther Lake và silicon AI tùy chỉnh.

Nếu Intel có thể cải thiện năng suất lên trên 60% trong những tháng tới, quy trình 18A vẫn có cơ hội trở thành nền tảng cho các sản phẩm thế hệ tiếp theo. Tuy nhiên, với những thách thức hiện tại, hành trình đạt được mục tiêu này sẽ không hề dễ dàng.